長野実装フォーラム
Nagano Jisso Forum
著者:
若林信一(わかばやし しんいち)
長野実装フォーラム代表理事
半導体実装技術はチップをパッケージに搭載(チップボンド、ワイヤーボンド、封止)する技術、パッケージされたチップを、プリント基板に搭載(ボード実装)する技術、ボード間を接続してシステムを構成する技術と階層化して考えることが行われている。これらは半導体そのものを製造する前工程に対し、半導体製造の後工程と言われている。この後工程も細かく分類しようとすると、チップ上でのバンプ形成(バンピング)はどちらに入れるべきか、また、WLP(Wafer Level Packaging)やFO-WLP(Fan Out Wafer Level Package)の位置づけはどうするか、チップレット(Chiplet:機能を切り分けた複数チップをパッケージ基板に搭載し、あたかも一つチップのように機能するモジュール)やSiP(System in a Package、チップレットも同様で、少し前はMCMといわれた)はどう扱うか、ということになるが、細かい分類はさほど意味があるとは思えない。以前に比べ、技術が階層を越えて、合理化できるところは合理化していこうという流れ、と考えてよいと思われる。いずれにせよ、半導体の使用時に発生する熱を冷やすことが重要で、パッケージには放熱性の良いことが求められる。また、熱膨張係数3.4のシリコンを最終的には14のプリント基板に搭載することになるので、熱膨張係数の大きく異なる種材料間に発生する応力を吸収できる構造になっていることが求められる。プリント基板へのボード実装は主にはんだ接合、ボード間はコネクターで接続される。本稿ではWLP、チップレット、SiPも含め、主にチップ実装(パッケージング)を中心に考える。
2-1.半導体パッケージの機能
半導体パッケージは一言でいえばチップの容器である。しかしながら、パッケージには繊細なチップを外部から守るほかにもいろいろな機能が求められる。この機能をまとめると図2-1のようになる。
図2-1.パッケージとは何か
パッケージはチップを入れる部品であり、数ナノメートルの配線ルールでできているチップを、数10μmのルールでできているパッケージに接続し、それをさらに数100μmピッチの基板に接続する役割を負っている。すなわち、インターコネクトおよび接続点のピッチ変換を行っている。パッケージのアウターリードやパッド、ボールはデザインが標準化されているので、ボード側はどの半導体であっても標準部品として使うことができる。このため、テストやバーン・インも容易になる。また、チップとパッケージの熱膨張係数のミスマッチを吸収し、放熱(ジャンクションからパッケージ、パッケージから環境)する機能も担っている。電気的には安定した電源として電気を供給し、グランドも提供している。近年では半導体の高機能化に伴いクロック周波数がギガヘルツ帯に到達している。このため、パッケージはしばしばローパスフィルターとして働くため、高周波域の信号がきちんと伝播し、そのインテグリティーを確保できる回路設計であることが必要である。特にチップレット、SiPにおいては、パッケージはシステムインテグレーションを行うインターポーザ―でもある。
2-2.半導体の実装技術
半導体実装技術はチップをパッケージに実装(第一次実装:チップボンド、ワイヤーボンド、封止)する技術、パッケージされたチップをプリント基板に搭載(第2次実装:ボード実装)する技術、ボード間を接続してシステムを構成する技術(第3次実装)、と階層化して考えることが行われている。これらは半導体そのものを製造する前工程に対し、半導体製造の後工程と言われている。この後工程も細かく分類しようとすると、チップ上でのバンプ形成(バンピング)はどちらに入れるべきか、また、WLP(Wafer Level Packaging)やFO-WLP(Fan Out Wafer Level Package)の位置づけはどうするか、チップレット(Chiplet:機能を切り分けた複数チップをパッケージ基板に搭載し、あたかも一つチップのように機能するモジュール)やSiP(System in a Package、チップレットも同様で、少し前はMCMといわれた)はどう扱うか、ということになるが、細かい分類はさほど意味があるとは思えない。以前に比べ、技術が階層を越えて、合理化できるところは合理化していこうという流れ、と考えてよいと思われる。いずれにせよ、半導体実装においては、実装のどの階層においても電気信号のインテグリティーがもきちんと保持されることが必要で、また、チップの使用時に発生する熱を効率よく外部に放熱し、冷却する、放熱機能求められる。また、熱膨張係数3.4のシリコンを最終的には熱膨張係数14のプリント基板に搭載することになるので、熱膨張係数の大きく異なる異種材料界面に発生する応力を吸収できる構造になっていることが求められる。プリント基板へのボード実装は主にはんだ接合、ボード間はコネクターで接続される。本稿ではWLP、チップレット、SiPも含め、主にチップ実装(パッケージング)を中心に考える。
2-3.半導体の製造プロセス
半導体のパッケージング技術に入る前に、まず、簡単に半導体の製造プロセス(前工程)を図2-2に示す。
図2-2.半導体製造プロセス
半導体製造プロセスは、平滑に研磨されたシリコンウエハーにフォトレジストをコーティングして、露光・現像し、トランジスターや回路を形成する工程である。現在では微細化が極限近くに迫っておりノード(ゲート幅)が2nmのものが製造されている。
2-4.半導体のパッケージング工程(後工程)
半導体のパッケージング工程(後工程)を図2-3に示す。代表的な工程としてリードフレームにチップを搭載した後、チップとインナーリードを金ワイヤーで結線し、モールド樹脂で封止する工程を示している。この工程で大事なことは、異種材料の組み立てが加熱を要する工程で行われることで、室温に戻った時には材料界面に応力が生ずることである。また、半導体の実使用時には電源のオン、オフが繰り返されることから、異種材料間に繰り返し熱による伸び縮みが発生する。したがって、これに伴う機械的な疲労に対する対策と、その界面に発生する応力の吸収構造が考えられていることが重要である。これには材料と構造の両面から解決方法を考える必要がある。表2-1に半導体実装に用いられる主な材料の物性値を示す。ここで熱膨張係数と熱伝導度を示しているのは、パッケージングの重要課題が電気的な信号のインテグリティー確保に加えて、機械的な応力吸収、放熱のためのサーマルマネージメントにあるからである。
図2-3.半導体のパッケージング工程(後工程)
表2-1. 半導体実装に用いられる主な材料特性
チップボンディングは、今ではほとんどが銀ペーストを用いて行われているが、初期は、セラミックパッケージやTOヘッダーのような気密パッケージに限らず、リードフレームでも金/シリコン共晶が使用されていた。これは、図2-4に示すように、Au-Si共晶が370℃という驚異的に低い融点を持ち、金めっきしたパッケージを420℃程度に加熱し、これにシリコンチップ載せて軽くスクラブすれば簡単に共晶ロウが生成し、そのまま接合が完了するという便利な特性があったためである。これは極めて接続信頼性の高い優れた技術である。Ag-Siは同じように共晶が生成するが、融点降下は100℃程度でチップボンディングには不適当である。これは、このAu-Si共晶を用いてチップボンディングを行うには400℃程度の接合温度が必要ということであり、この温度により使用できるパッケージ材料が大いに制約を受けるということでもある。
これに比べると銀ペーストによるチップボンディングは150℃程度の低温で作業ができるため、リードフレームの場合、42合金から低価格の銅合金への切り替えが一気に進むことになり、プリント基板を用いたパッケージが開発される契機にもなった。また、チップボンディング用の樹脂はAu-Si共晶とは異なり、柔らかいため、パッケージとチップとの熱膨張、収縮差により生ずる応力の緩和、吸収が可能になったことである。実際、小さなチップを銅合金のリードフレームにAu-Si共晶により接合したところ場合、室温に戻す途中でピンという音をたててチップがはじけ飛んだのを見た経験がある。フリップチップボンド(アンダーフィルも含めチップボンドともいえる)の場合も接合温度は260℃程度なので、ビルドアップ基板も十分な耐熱性を持っている。
ワイヤーボンディングには金ワイヤー、アルミニウムワイヤー、銅ワイヤーが使用されている。図2-5に示すように、金ワイヤーはボールボンディング、アルミワイヤーの場合はウエッジボンディングが行われる。
図2-4.Ag-Si、Au-Siの状態図
(a) ボールボンディング
(b) ウェッジボンディング
図2-5.ワイヤーボンドの方法
チップのボンディングパッドはアルミニウム薄膜で形成されているが、図2-6に示すように、この表面にはアルミニウムの自然酸化膜が形成されている。これはワイヤーボンディングには好ましくない。しかし、接合時にはボンディングツールがワイヤーを押し付けてこの酸化膜を破壊し、パッドとワイヤーのそれぞれに新生面が生成する。これが相互に接触して接合が完成する。多くのワイヤーは径が10∼38µmの細いものが使用され、パワーデバイス用には100∼500µmの太いワイヤーが使用されている。金ワイヤーには強さやループ形状を制御しやすくするため微量の金属が添加されている。フリップチップボンディングではバンプを持ったチップをフリップし(ひっくり返し)て、プリソルダーが施されたパッケ-ジや基板にはんだ付けされる。
ワイヤーボンディングの特徴は、接合するべきチップ側のボンディングパッドとパッケージ側のインナーリードの位置をカメラで確認してボンディングすることで、チップがパッケージにボンディングされる際に多少の位置ずれがあっても、それを補正して接合できることである。いわば見てから出す後出しじゃんけんのようなもので、必ず接合が可能である。この対応の柔軟性は他の方法に代えがたいもので、ワイヤーボンド法の最大の強みである。
図2-6.ボンディングパッド上のAl自然酸化膜と
接合時のワイヤー変形
チップの封止には熱硬化型のエポキシ樹脂が用いられる。この場合、ペレット状の樹脂をプランジャー内で加熱、軟化させた後、金型内に押し込み、成型する、これをトランスファーモールド法という。モールド樹脂にはチップや基板との接着性、耐熱性、機械的強度が適正に調整されていることが求められ 、このためモールド樹脂全体の80-90%ものシリカがフィラーとして添加されている。これによりチップとパッケージとの熱膨張の調整や熱伝導性、放熱特性の特性向上が図られている。シリカフィラーには破砕粉が使用されてきたが、とがった面がチップやワイヤーを傷つける例があったため、最近は、球状のシリカが用いられるようになっている。シリカ粉とモールド樹脂の破断面を樹脂面とフィラーに焦点を当てた観察条件で撮影した写真を図2-7に示す。この大量のシリカを樹脂に分散するためには高い分散技術が必要である。
図2-7.シリカフィラーとモールド樹脂
軟化させたモールド樹脂はトランスファーモールドされるが、金型内を十分に充填する必要があり、同時に繊細なワイヤーを押し流して変形させ、ショートを発生させないよう注意が必要である。近年はワイヤー数も多く、長くなる傾向があるので、適正なワイヤーの形状とたわみの形成が必要である。モールド後にワイヤーフローの状態を観察した例を図2-8に示す。
図2-8.ワイヤーフロー
一般に樹脂の密着性は金、銀に対しては低い。モールド樹脂も金めっきや銀めっきに対しては密着性が低い。このためパッケージ内のモールド樹脂と金めっき、銀めっきとの接合面は少ないほど良い。リードフレームの金めっき、銀めっきが部分めっきであるのも、コストの他にこの密着性の問題がある。このため密着性を確保するためにリードフレームの表面に特別の処理を施す場合もある。一時メモリーのパッケージで湿気の侵入が多く、加熱するとふくれる(ポップコーニング)という不良があった。これはモールド樹脂の端面からチップまでの距離が近く、湿気が侵入しやすかったこともあるが、樹脂とリードフレームとの密着性が低いことにも関係している。当然、インナーリードの端面に回り込んで析出した金めっきも銀めっきも嫌われる。銀めっきは図2-9のようにワイヤーボンドされるインナーリードの先端部だけにあればいいのである。
図2-9.モールドされたQFPの例
チチップのパッケージとの接合にはフリップチップボンディングもある。このフリップチップボンディングの例を図2-10に示す。この方法は、チップ上に接合用のバンプをマトリックス上に形成して置き、チップをひっくり返して全接合部をパッケージのパッドに一括接合するもので、接合端子数が多い場合に、ワイヤーボンドに比べ大いに優位となるが、上記の位置ずれの補正機能は持っていない。ひとつでも接合部が外れてしまえば接合不良となる。ワイヤーは図2-9にあるように適度なループを持って接合されている。原理的にはチップとパッケージの接合点は直線で結ばれている方が有利である。金線が節約でき、電気的な特性も優れている。しかし、ワイヤーにループを持たせることでチップとパッケージの熱膨張係数差に伴い発生する伸縮の吸収装置にもなっている。意外とこの効果は大きい。実際チップとパッケージの熱膨張差が大きい場合に、ワイヤーがそろってぷっつり切れた例を見ている。フリップチップの場合は、バンプのスタンドオフの高さとアンダーフィルがこの役割を担なっている。しかしながら、この吸収量はワイヤーの方がはるかに大きい。