パッケージはチップを入れる部品であり、数ナノメートルの配線ルールでできているチップを、数10μmのルールでできているパッケージに接続し、それをさらに数100μmピッチの基板に接続する役割を負っている。すなわち、インターコネクトおよび接続点のピッチ変換を行っている。パッケージのアウターリードやパッド、ボールはデザインが標準化されているので、ボード側はどの半導体であっても標準部品として使うことができる。このため、テストやバーン・インも容易になる。また、チップとパッケージの熱膨張係数のミスマッチを吸収し、放熱（ジャンクションからパッケージ、パッケージから環境）する機能も担っている。電気的には安定した電源として電気を供給し、グランドも提供している。近年では半導体の高機能化に伴いクロック周波数がギガヘルツ帯に到達している。このため、パッケージはしばしばローパスフィルターとして働くため、高周波域の信号がきちんと伝播し、そのインテグリティーを確保できる回路設計であることが必要である。特にチップレット、SiPにおいては、パッケージはシステムインテグレーションを行うインターポーザ―でもある。

 

2-2．半導体の実装技術

半導体実装技術はチップをパッケージに実装（第一次実装：チップボンド、ワイヤーボンド、封止）する技術、パッケージされたチップをプリント基板に搭載（第2次実装：ボード実装）する技術、ボード間を接続してシステムを構成する技術（第3次実装）、と階層化して考えることが行われている。これらは半導体そのものを製造する前工程に対し、半導体製造の後工程と言われている。この後工程も細かく分類しようとすると、チップ上でのバンプ形成（バンピング）はどちらに入れるべきか、また、WLP（Wafer Level Packaging）やFO-WLP（Fan Out Wafer Level Package）の位置づけはどうするか、チップレット（Chiplet：機能を切り分けた複数チップをパッケージ基板に搭載し、あたかも一つチップのように機能するモジュール）やSiP（System in a Package、チップレットも同様で、少し前はMCMといわれた）はどう扱うか、ということになるが、細かい分類はさほど意味があるとは思えない。以前に比べ、技術が階層を越えて、合理化できるところは合理化していこうという流れ、と考えてよいと思われる。いずれにせよ、半導体実装においては、実装のどの階層においても電気信号のインテグリティーがもきちんと保持されることが必要で、また、チップの使用時に発生する熱を効率よく外部に放熱し、冷却する、放熱機能求められる。また、熱膨張係数3.4のシリコンを最終的には熱膨張係数14のプリント基板に搭載することになるので、熱膨張係数の大きく異なる異種材料界面に発生する応力を吸収できる構造になっていることが求められる。プリント基板へのボード実装は主にはんだ接合、ボード間はコネクターで接続される。本稿ではWLP、チップレット、SiPも含め、主にチップ実装（パッケージング）を中心に考える。