長野実装フォーラム
Nagano Jisso Forum
－半導体実装技術者のための半導体実装技術入門
01
半導体実装技術は、今やシングルチップからヘテロジニアスなマルチチップ実装へと進み、SiPやスマートフォンの高密度実装などの先端実装技術が開発されている。
こういう中で、温故知新、もう一遍過去を振り返ることにより、その知恵を踏まえて、新しい技術開発を進めることで、往時の勢いを取り戻したいと考え、その一助として本稿を執筆した。若き実装技術者の皆さんの今後の活躍に期待したい。
02
半導体パッケージの機能と半導体パッケージを製造する工程（後工程とも言われる）について、代表的な工程を解説する。
・チップボンディング
・ワイヤーボンディング
・モールド封止
・フリップチップボンディング・
04
リードフレーム（準備中）
リードフレームは、半導体チップを搭載し、これをエポキシ樹脂で封じるパッケージの部品で、リード部分は外部配線との接続に使われる。
この章では、様々なパッケージに使われるリードフレームとその製造方法を解説する
・エッチング加工、 プレス加工
・教ピッチ・多ピン化
・メモリー用リードフレーム
・多層リードフレーム
05
チップサイズパッケージ（準備中）
QFPからBGAへの流れを見ると、パッケージの小型化と多ピン化ということになる。
小型化の流れの中で、チップのサイズとほぼ同じサイズのパッケージが登場し、チップサイズパッケージ（CSP）と呼ばれた。この章ではCSPとウエハーレベルパッケージ（WLP)について解説する。
06
プリント基板を使用したパッケージ
（準備中）
BGA／PGAに代表されるプリント基板を使用したパッケージについて、パッケージ構造と製造工程から基板材料、配線設計と電気特性までを解説する。
07
シングルチップパッケージ以降
（準備中）
プリント基板PGAの普及とともにFC-PGA化が始まり、微細配線を可能にするビルドアップ基板技術の採用が進んだ。最近では薄シリコンによるTSV、数10μmφのビア形成と銅によるビアフィル技術は高密度ビア付き基板、すなわち高密度実装用のシリコンインターポーザーの登場により、新たな道をひらくことになった。
・SiP, Chipletに向かう要素技術
・2.5次元実装パッケージ
・キャパシタ内蔵パッケージ
08
おわりに（準備中）
実装技術はチップや機器からの要請に基づいて進化する性格の技術である。新しい実装技術の展開には新しい機能や機器の展開が必要である。そこでは当然ヘテロジニアスな実装になるので、より微細な配線技術、より低温での接合、より正確な位置合わせ、または位置補正技術、気密封止技術などが求められる。
